晶片储存凯发官网入口首页凯发,凯发k8,K8◈✿ღ，声音科技◈✿ღ，7月28日◈✿ღ，由中国通信标准化协会主办◈✿ღ，中国信息通信研究院承办的“2026可信云大会暨首届Token云服务大会”在北京中关村国家自主创新示范区会议中心顺利举行◈✿ღ。本次大会以“智涌云端 可信致远”为主题◈✿ღ，邀请业内专家◈✿ღ、学者◈✿ღ、企业代表围绕Token云服务与行业智能化的产业发展趋势◈✿ღ、关键技术突破◈✿ღ、行业应用落地等议题展开深度探讨◈✿ღ，并公布了首批可信Token云服务评估结果◈✿ღ。

　　在大会主论坛上◈✿ღ，思必驰“智云译芯”（CUI平台）V28版本顺利通过严苛评测◈✿ღ，获得了由中国信息通信研究院和中国泰尔实验室颁发的“可信Token云服务 云模芯用协同功能检验证书”◈✿ღ。作为国内首批通过了《云模芯用协同功能测试方案》标准检验的企业◈✿ღ，标志着思必驰“模芯云用”协同创新能力获得了权威机构的认可◈✿ღ，具备面向全行业输出安全可信◈✿ღ、稳定可靠人工智能技术与服务的能力◈✿ღ。

　　“十五五”规划纲要中◈✿ღ，围绕强化算力算法数据高效供给◈✿ღ，明确提出强化“模芯云用”协同创新◈✿ღ，将模型◈✿ღ、芯片◈✿ღ、云计算◈✿ღ、应用四者的协同从产业自发探索提升至国家战略层面◈✿ღ。

　　思必驰积极响应号召◈✿ღ，以“模芯云用”协同创新为核心战略形成端云一体的系统级闭环◈✿ღ。在“模”层面◈✿ღ，思必驰基于AISPEECH DFM对线+N分布式智能体系统◈✿ღ，赋能智能终端的规模化◈✿ღ、低成本◈✿ღ、高可靠落地◈✿ღ。在“芯”层面◈✿ღ，公司推出多款自研AI语音芯片◈✿ღ，以满足不同智能终端的AI需求◈✿ღ。在“云”层面◈✿ღ，依托DUI平台◈✿ღ，通过端云协同架构◈✿ღ，实现云端复杂推理◈✿ღ、知识增强与端侧实时响应的高效配合◈✿ღ，满足不同场景下对交互体验◈✿ღ、响应速度和服务稳定性的要求◈✿ღ。在“用”层面◈✿ღ，依托端侧轻量化部署能力◈✿ღ，持续深耕智慧出行◈✿ღ、智慧办公◈✿ღ、智慧物联等核心赛道◈✿ღ，把对话式 AI 技术深度融入实体经济场景◈✿ღ，助力各行各业完成数字化◈✿ღ、智能化转型升级◈✿ღ。

　　“模芯云用”协同创新的核心要义◈✿ღ，是打通从算法研发到芯片适配◈✿ღ、云端调度到终端落地◈✿ღ、大模型能力到实体产品的全技术链路◈✿ღ。通过协同的系统级能力◈✿ღ，解决智能终端在离线低时延◈✿ღ、隐私保护◈✿ღ、复杂环境交互和低成本规模化部署等方面的全栈挑战◈✿ღ。思必驰智云译芯平台正是“模芯云用”协同创新体系的关键枢纽◈✿ღ，它打通了“模芯云用”之间的桥梁◈✿ღ，让AI交互能力能够高效便捷地落地到智能终端产品中◈✿ღ。

　　思必驰智云译芯（CUI）平台是软硬一体的自动化编译平台◈✿ღ，内置声学模型及丰富合成音◈✿ღ，通过可视化的定制操作◈✿ღ，助力开发者将语音交互能力快速赋予芯片平台◈✿ღ，自动编译SDK和固件金鹰网站◈✿ღ，实现AI智能硬件模组的高效开发和迭代◈✿ღ，加速产品智能化升级进程◈✿ღ。

　　智云译芯平台（CUI平台）V28版本◈✿ღ，通过了官方测试标准《云模芯用协同功能测试方案》的检验◈✿ღ，符合可信Token云服务——云模芯用协同功能评估的要求◈✿ღ，具备云端定义—模型定制—芯片适配—端侧部署的一体化协同能力◈✿ღ。

　　思必驰荣获“可信Token云服务 云模芯用协同功能检验证书”一方面标志着思必驰“模芯云用”协同创新能力正式获得权威认可◈✿ღ，具备充分可验证性与广阔产业落地应用价值金鹰网站◈✿ღ，可面向全行业提供安全可信的人工智能服务金鹰网站◈✿ღ。另一方面也为国内人工智能全栈协同发展战略打造了可参考◈✿ღ、可推广的实践范本◈✿ღ。

　　早在今年6月◈✿ღ，思必驰便入选中国信通院牵头组建的“云模芯用生态推进矩阵”首批成员单位◈✿ღ，联合产业链伙伴共同搭建规范化◈✿ღ、可验证◈✿ღ、可持续的行业协同基准◈✿ღ，推动 AI 云服务从单一技术能力突破向全栈协同方向演进凯发国际,凯发k8国际◈✿ღ。本次思必驰顺利通过可信 Token 云服务协同能力检验◈✿ღ，也标志着国内人工智能技术逐步进入标准化核验◈✿ღ、可信落地的新阶段◈✿ღ。

　　未来◈✿ღ，思必驰将继续携手行业合作伙伴◈✿ღ，深耕全栈对话式AI和端侧智能领域◈✿ღ，为行业提供可信◈✿ღ、高效◈✿ღ、普惠的人工智能技术产品与服务◈✿ღ，夯实技术底座◈✿ღ，助力我国人工智能产业高质量◈✿ღ、规范化发展◈✿ღ。（来源◈✿ღ：思必驰）

　　8月6日◈✿ღ，深圳佰维存储科技股份有限公司（以下简称◈✿ღ：佰维存储）与华工科技产业股份有限公司（以下简称◈✿ღ：华工科技）签署战略合作协议◈✿ღ。双方将围绕“AI存储+计算+光互联”融合领域◈✿ღ，高效整合优势资源◈✿ღ，在技术协同◈✿ღ、产品共创◈✿ღ、市场共拓◈✿ღ、生态建设方面开展深入合作◈✿ღ，合力打造“存算运一体化”的AI基础设施解决方案◈✿ღ，构建互利共赢◈✿ღ、可持续发展的战略合作伙伴关系◈✿ღ。

　　华工科技党委书记◈✿ღ、董事长◈✿ღ、总裁马新强◈✿ღ，党委委员◈✿ღ、副总裁熊文◈✿ღ，党委委员◈✿ღ、华工投资总经理张丽华◈✿ღ，党委委员◈✿ღ、华工激光副总经理王建刚等经营团队及核心骨干代表参加本次会议◈✿ღ；佰维存储创始人孙日欣◈✿ღ，佰维存储集团CEO◈✿ღ、芯成汉奇董事长何瀚及芯成汉奇核心团队等共同出席签约仪式◈✿ღ。

　　会上◈✿ღ，华工科技党委委员◈✿ღ、副总裁熊文与佰维存储集团CEO◈✿ღ、芯成汉奇董事长何瀚代表双方正式签署战略合作协议◈✿ღ。双方将聚焦“计算+存储+光引擎一体化封装产品”的研发与量产◈✿ღ，深度融合华工科技在硅光◈✿ღ、高速光模块◈✿ღ、CPO共封装光学技术等光通信领域的领先优势◈✿ღ，以及佰维存储在先进存储◈✿ღ、晶圆级先进封测方面的技术积累◈✿ღ，协同优化存储接口◈✿ღ、计算芯片与高速光模块的软硬件适配◈✿ღ；进一步探索近存计算技术◈✿ღ，以及存储芯片与光互联接口◈✿ღ、光电转换单元的集成化路径◈✿ღ，旨在为AI算力集群提供低延迟◈✿ღ、低功耗的高速数据传输方案◈✿ღ。

　　此外◈✿ღ，双方将推进装备智能化◈✿ღ、产线自动化的建设◈✿ღ，以加速商业化落地路径◈✿ღ，为AI服务器◈✿ღ、移动智能终端◈✿ღ、智能网联汽车◈✿ღ、工业智能制造等终端市场提供系统级解决方案◈✿ღ，赋能AI“云-边-端”全域部署◈✿ღ。

　　当天下午◈✿ღ，华工科技一行实地参观了佰维晶圆级先进封测制造基地——芯成汉奇（GBCC）◈✿ღ，详细了解项目建设情况◈✿ღ、封测工艺与技术优势◈✿ღ、中长期发展目标与规划等◈✿ღ。芯成汉奇（GBCC）目标打造“存◈✿ღ、算◈✿ღ、运”综合服务平台◈✿ღ，正在开发多种存算合封技术方案◈✿ღ、先进存储芯片技术方案和光电互联方案◈✿ღ，覆盖了2.5D◈✿ღ、RDL◈✿ღ、Fan-in◈✿ღ、Fan-out等多种先进封装形式◈✿ღ。

　　此次战略合作的启动◈✿ღ，不仅是华工科技与佰维存储携手共进的新起点◈✿ღ，更是推动国产AI产业链从单点突破迈向全产业链协同的关键里程碑◈✿ღ。双方将聚焦“计算金鹰网站金鹰网站◈✿ღ、存储◈✿ღ、光互联”核心环节的协同创新◈✿ღ，持续推动相关领域产品智能化产线升级◈✿ღ，构建覆盖底层芯片◈✿ღ、存储◈✿ღ、高速传输至终端应用的国产化生态◈✿ღ，致力于提升国产AI全产业链在全球科技中的竞争力◈✿ღ。

　　“与佰维存储的战略合作◈✿ღ，是华工科技构建“感传知用”全栈AI能力体系的关键落子◈✿ღ。佰维存储作为全球唯一一家具备晶圆级封测能力的独立存储解决方案提供商◈✿ღ，依托“存储解决方案+晶圆级先进封测服务”的双轮驱动模式◈✿ღ，不仅在高密度◈✿ღ、大容量存储产品领域持续突破◈✿ღ，更掌握2.5D◈✿ღ、Chiplet◈✿ღ、RDL◈✿ღ、Fanout◈✿ღ、CPO等多元先进封装技术◈✿ღ，为存算一体◈✿ღ、光电融合等产业前沿方向的落地筑牢了技术底座◈✿ღ。此次合作精准契合了双方业务战略布局◈✿ღ，未来双方将全面深化优势互补与互利共赢机制◈✿ღ，加速产品与服务的迭代创新◈✿ღ，共同打造面向AI时代的一体化算力硬件解决方案◈✿ღ。”

　　“在AI工厂与Token经济崛起的当下◈✿ღ，算力◈✿ღ、存储与光通信作为AI基建的“铁三角”◈✿ღ，对AI产业的规模化◈✿ღ、集群化落地至关重要◈✿ღ。华工科技作为光通信和智能制造领域的龙头企业◈✿ღ，深耕“激光+智能制造”◈✿ღ、光模块◈✿ღ、光芯片及光器件研发制造二十余年◈✿ღ，在全球市场具备强劲的竞争优势◈✿ღ。佰维自成立以来◈✿ღ，便围绕半导体存储价值链关键环节持续加大研发投入◈✿ღ，强化在先进封装技术◈✿ღ、全栈存储产品及AI产业链资源领域的综合竞争力◈✿ღ。期待双方以此次合作为契机◈✿ღ，持续深化在技术研发◈✿ღ、产品迭代与生态构建上的全方位协同◈✿ღ，共同为人工智能时代的技术突破与产业升级书写新篇章◈✿ღ。”（来源◈✿ღ： 佰维存储）

　　7月30日至31日◈✿ღ，CFS第十五届财经峰会暨2026新质生产力企业家大会在上海举行◈✿ღ。本届峰会以“全球视野◈✿ღ，中国韧性”为主题◈✿ღ，围绕科技创新◈✿ღ、数字经济◈✿ღ、智能制造◈✿ღ、金融创新与品牌发展等议题展开交流◈✿ღ。

　　在本届峰会奖项评选中◈✿ღ，深圳市晶存科技股份有限公司荣获“2026科技创新先锋奖”◈✿ღ；公司面向AI眼镜◈✿ღ、智能手表等AI端侧设备推出的ePOP5x叠层封装存储方案◈✿ღ，荣获“2026杰出创新解决方案奖”◈✿ღ。

　　企业奖与产品奖同时落定◈✿ღ，也集中呈现了晶存科技的创新路径◈✿ღ：以持续研发积累技术能力◈✿ღ，并围绕AI端侧需求推进产品设计与落地◈✿ღ。此次获奖的ePOP5x凯发国际,凯发k8国际◈✿ღ，正是这一创新路径在AI穿戴场景中的具体体现◈✿ღ。

　　AI正加速从云端走向端侧◈✿ღ。AI手机◈✿ღ、AI PC◈✿ღ、AI眼镜◈✿ღ、智能手表及AIoT设备不断拓展功能边界◈✿ღ，本地大模型◈✿ღ、实时多模态交互◈✿ღ、智能影像处理及AI Agent等应用也在加快落地金鹰网站◈✿ღ。

　　在本地模型运行过程中◈✿ღ，模型权重◈✿ღ、上下文数据和推理中间数据需要在处理器与存储系统之间持续流动◈✿ღ。存储不仅要支持更高效的模型加载和数据调用◈✿ღ，还要在持续推理◈✿ღ、多任务并行等场景下兼顾响应时延◈✿ღ、功耗◈✿ღ、可靠性与有限的内部空间◈✿ღ。

　　围绕这些需求◈✿ღ，晶存科技持续完善由闪存控制器芯片设计◈✿ღ、存储颗粒分析◈✿ღ、产品及先进封装设计◈✿ღ、固件开发和高效测试等环节构成的研发能力体系◈✿ღ。

　　与之相对应◈✿ღ，晶存科技的产品布局已覆盖NAND Flash控制器◈✿ღ、eMMC◈✿ღ、UFS◈✿ღ、DDR/LPDDR◈✿ღ、eMCP/ePOP◈✿ღ、SSD及内存模组等方向◈✿ღ。从控制器◈✿ღ、嵌入式存储到高集成封装产品◈✿ღ，不同产品方向共同回应AI端侧设备在模型加载◈✿ღ、数据吞吐◈✿ღ、推理响应◈✿ღ、功耗◈✿ღ、容量和集成度等方面的差异化需求◈✿ღ。

　　一副AI眼镜的内部◈✿ღ，需要同时容纳处理器◈✿ღ、摄像头◈✿ღ、传感器◈✿ღ、电池◈✿ღ、无线通信和存储等器件◈✿ღ。随着实时感知◈✿ღ、语音交互◈✿ღ、影像处理和轻量化AI推理等功能不断增加◈✿ღ，整机仍要保持轻量化◈✿ღ，留给每颗芯片的空间因此更加有限◈✿ღ。

　　在这样的设计条件下◈✿ღ，每一平方毫米的PCB面积都十分宝贵◈✿ღ。晶存科技ePOP5x采用eMMC存储与LPDDR5X运行内存的3D堆叠设计◈✿ღ，将本地存储与运行内存集成于一颗封装器件中◈✿ღ，并可直接贴装于SoC上方◈✿ღ。

　　相较于运行内存和本地存储分立布置◈✿ღ，该方案有助于减少分立器件占用的主板面积◈✿ღ，简化PCB布局◈✿ღ，为电池◈✿ღ、传感器◈✿ღ、天线及其他关键器件留出更多设计余量◈✿ღ。

　　对于AI眼镜◈✿ღ、智能手表等空间高度受限的AI端侧设备◈✿ღ，这种集成方式的意义不只在于节省PCB面积◈✿ღ，还在于释放更多整机设计空间◈✿ღ，为产品在推理性能◈✿ღ、续航◈✿ღ、轻薄化与结构布局之间取得平衡提供更多设计余地◈✿ღ。

　　ePOP5x获得“2026杰出创新解决方案奖”◈✿ღ，体现了高集成存储方案在新一代AI穿戴设备中的应用价值◈✿ღ。

　　AI PC◈✿ღ、AI手机与AI穿戴设备◈✿ღ，对存储提出的并不是同一道题◈✿ღ。AI PC运行本地大模型和专业AI应用时◈✿ღ，更关注模型加载效率◈✿ღ、内存带宽◈✿ღ、容量及多任务推理能力◈✿ღ；AI手机需要在本地推理◈✿ღ、智能影像处理和多应用并行过程中兼顾性能◈✿ღ、功耗与续航◈✿ღ；AI穿戴设备则需要在实时感知金鹰网站◈✿ღ、语音交互和轻量化推理场景下◈✿ღ，进一步平衡响应时延◈✿ღ、尺寸凯发国际,凯发k8国际◈✿ღ、集成度与功耗◈✿ღ。

　　AI端侧需求的分化◈✿ღ，也在改变存储产品的竞争维度◈✿ღ。容量和速率仍然重要◈✿ღ，但产品能否与具体设备形态◈✿ღ、AI推理负载◈✿ღ、系统空间及功耗目标相匹配◈✿ღ，正成为衡量存储方案价值的重要方面◈✿ღ。

　　从LPDDR5X◈✿ღ、eMMC◈✿ღ、UFS◈✿ღ，到面向轻量化设备的ePOP系列◈✿ღ，晶存科技正持续完善面向AI端侧设备与应用场景的产品布局◈✿ღ。

　　未来◈✿ღ，晶存科技将继续围绕AI PC◈✿ღ、AI穿戴及AIoT等新兴场景◈✿ღ，推进存储技术◈✿ღ、产品设计与封装方案创新◈✿ღ，让存储方案更好地回应不同AI端侧设备对推理性能◈✿ღ、功耗◈✿ღ、可靠性和集成度的需求◈✿ღ。（来源◈✿ღ： 晶存科技）

　　当前最先进的AI系统依赖来自多工艺节点◈✿ღ、多代工厂的裸片与芯粒（Chiplet）◈✿ღ，组成更大◈✿ღ、更复杂的封装结构◈✿ღ，这对先进封装技术提出了前所未有的要求◈✿ღ。在2026年IEEE电子元件与技术大会（ECTC）上◈✿ღ，英特尔晶圆代工的两支研究团队提出了互补方案以应对这一趋势◈✿ღ：一支团队勾勒出下一代AI芯片封装的架构蓝图◈✿ღ，另一支团队则攻克了封装尺寸扩大后出现的关键制造瓶颈◈✿ღ。对于搭建AI平台的客户而言◈✿ღ，这些技术进展意味着单系统计算密度更高◈✿ღ、能效更优◈✿ღ，且无需重构系统架构即可扩展下一代工作负载◈✿ღ。

　　英特尔的先进设计团队阐述了最大尺寸达240mm×240mm的超大尺寸封装（HLFF）的设计与制造方案◈✿ღ，可在单平台上集成计算裸片阵列◈✿ღ、高带宽内存（HBM）及I/O组件◈✿ღ。与此同时◈✿ღ，组装技术开发团队通过材料与工艺创新◈✿ღ，以实现更大尺寸的封装◈✿ღ。这些努力推动了HLFF封装从概念走向可量产的现实◈✿ღ，为AI数据中心◈✿ღ、科学超算及大模型训练系统提供技术支撑◈✿ღ。

　　数十年来◈✿ღ，计算性能的提升主要依靠晶体管尺寸微缩◈✿ღ。随着计算需求加速增长◈✿ღ，单个封装内需集成更多组件◈✿ღ，业界开始通过在封装层面整合多颗芯片◈✿ღ、构建完整系统◈✿ღ，来提升工艺节点的微缩性能◈✿ღ。

　　英特尔先进设计团队依托HLFF封装◈✿ღ，将这一思路拓展至前所未有的规模◈✿ღ。该设计通过EMIB-T（嵌入式多芯片互连桥接技术升级版）技术◈✿ღ，连接计算裸片阵列◈✿ღ、HBM与I/O组件◈✿ღ。这类嵌入式硅桥可提供高密度互连◈✿ღ，单通道数据传输速率超过64Gb/s◈✿ღ。对系统设计者而言◈✿ღ，相比多封装方案◈✿ღ，该架构计算密度更高◈✿ღ、延迟更低◈✿ღ。

　　该研究探索了两种配置方案◈✿ღ：配置方案A全部采用EMIB-T桥接实现芯片间通信◈✿ღ，最大限度地提高带宽和良率◈✿ღ；配置方案B通过基板传输处理器通信信号◈✿ღ，降低硬件复杂度◈✿ღ，但会牺牲部分性能◈✿ღ。两种方案在性能◈✿ღ、成本与设计灵活性上各有取舍◈✿ღ。

　　两种方案均可扩展至240mm×240mm的封装尺寸◈✿ღ，技术路线倍掩膜版尺寸集成◈✿ღ，远期还将向接近50倍的面板级系统演进◈✿ღ。二者为打造迄今规模最大◈✿ღ、复杂度最高的AI计算平台指明了路径◈✿ღ。

　　图1◈✿ღ：封装尺寸演进示意图◈✿ღ，从标准120mm×120mm封装内的8倍掩膜版尺寸◈✿ღ，扩展至240mm×240mm的HLFF封装

　　高速数据传输◈✿ღ。在封装内部◈✿ღ，金属层线微米（µm）的EMIB-T桥接技术可满足AI工作负载对芯片间◈✿ღ、芯片与内存间的连接速率要求◈✿ღ，实现单通道64Gb/s的传输速度◈✿ღ。对于封装外通信◈✿ღ，该研究评估了共封装铜缆连接器与共封装光学方案◈✿ღ，二者是实现行业下一代448Gb/s封装外速度目标的主流技术路径◈✿ღ。

　　高效供电◈✿ღ。在HLFF尺寸下◈✿ღ，从封装边缘供电的效率持续下降◈✿ღ。该研究提出将硅电容嵌入基板内部◈✿ღ、直接置于芯片下方◈✿ღ，单完整掩膜版芯片面积可提供最高1毫法（mF）的本地储能◈✿ღ。将稳压器集成至封装表面或内部◈✿ღ，还可更快响应芯片的动态功耗变化◈✿ღ。

　　冗余设计提升良率◈✿ღ。研究团队提出在工作通信通道旁增设备用通道◈✿ღ，每64条通道中仅需增加3-4条备用通道◈✿ღ，即可将通道组良率从约97%提升至99%以上◈✿ღ。在HLFF规模下◈✿ღ，这一提升是实现量产经济性的关键◈✿ღ。

　　封装平整度控制◈✿ღ。研究团队模拟发现◈✿ღ，室温下封装自由翘曲量最高可达7毫米◈✿ღ，足以破坏电气连接与热接触◈✿ღ。对应的解决方案结合了厚加强环◈✿ღ、低膨胀玻璃芯基板与多球焊球工艺◈✿ღ。设备运行时◈✿ღ，对散热组件施加约4500牛顿（N）以上的压力◈✿ღ，可使封装保持近乎平整的状态◈✿ღ。

　　千瓦级散热管理◈✿ღ。HLFF封装总功耗预计为15-25千瓦（kW）◈✿ღ，局部热点需高强度散热◈✿ღ。研究并未采用整块冷板方案◈✿ღ，而是提出模块化单元式散热架构◈✿ღ，包含独立控温区与嵌入式传感器◈✿ღ，单模块散热能力可突破5千瓦◈✿ღ。

　　设计方案中提及但未完全解决的一项挑战是封装工艺◈✿ღ：即用保护材料将芯片密封在封装体上◈✿ღ。封装尺寸越大◈✿ღ，这一工艺的实现难度越高◈✿ღ，这也正是组装技术开发团队的攻关重点◈✿ღ。

　　芯片封装依赖底部填充材料◈✿ღ，材料通过毛细作用流入芯片下方◈✿ღ，保护芯片与基板的连接节点◈✿ღ。该工艺在小尺寸封装中表现稳定◈✿ღ，但随着封装与芯片尺寸增大◈✿ღ，材料流动距离变长◈✿ღ，实现完全填充的难度显著提升◈✿ღ。

　　尺寸缩放的影响十分直观◈✿ღ：早期封装的底部填充材料最大流动距离约为22mm◈✿ღ，当前大型EMIB封装的流动距离已超过43mm◈✿ღ。而在HLFF架构5-10倍掩膜版尺寸下◈✿ღ，流动距离进一步增加◈✿ღ，流动难度也更为复杂◈✿ღ。芯片表面材质差异◈✿ღ、焊点间距变化都会增加流动阻力◈✿ღ，导致填充均匀性下降◈✿ღ。消除气泡空隙可减少故障点◈✿ღ，提升产品全生命周期可靠性◈✿ღ。

　　第一◈✿ღ，优化底部填充材料配方◈✿ღ，平衡流动性与可靠性◈✿ღ。粘度越低◈✿ღ，流动距离越长◈✿ღ，但减少填料含量会增大热应力◈✿ღ。研究团队基于典型封装样品开发了直接流动测试方法◈✿ღ，筛选出既能延长流动距离◈✿ღ、又不牺牲机械性能的材料配方◈✿ღ。

　　第二◈✿ღ，重新设计点胶策略◈✿ღ。团队不再仅采用边缘点胶◈✿ღ，而是引入多点位点胶技术（包括裸片间隙点位）◈✿ღ，以缩短有效流动距离并提升填充覆盖率◈✿ღ。

　　第三◈✿ღ，优化固化工艺◈✿ღ，消除点胶后的缺陷◈✿ღ。优化后的固化条件可消除空隙◈✿ღ，将最大缺陷尺寸达3.4mm的封装变为完全无空隙状态◈✿ღ。这些技术进步共同降低了缺陷风险◈✿ღ，提升了大尺寸生产的工艺一致性◈✿ღ。

　　图3◈✿ღ：同一封装在两种固化条件下的对比◈✿ღ。图(a)显示等效直径最大达3.4mm的空隙◈✿ღ；图(b)为优化固化条件后实现的完全无空隙效果

　　这些创新已在多款适配HLFF架构的封装类型中完成验证◈✿ღ。一款掩膜版尺寸超5倍◈✿ღ、包含18颗裸片（含12个HBM堆叠）的EMIB封装◈✿ღ，在流动距离超40mm的条件下实现了无空隙封装◈✿ღ。尺寸超过7倍掩膜版的拼接式EMIB封装也达成了无空隙填充效果◈✿ღ。在Foveros 3D封装中◈✿ღ，2倍与4倍掩膜版尺寸均实现了无空隙封装◈✿ღ，其中2倍掩膜版尺寸方案通过了全面的可靠性测试◈✿ღ，包含700次温度循环与超1000小时高温应力测试◈✿ღ。

　　尽管实现完整的HLFF尺寸量产仍需后续技术攻关◈✿ღ，但本次研究将架构愿景与可量产的技术相结合◈✿ღ，构建了关键工艺能力◈✿ღ。

　　在ECTC 2026上发布的研究成果◈✿ღ，将封装技术推进至7倍掩膜版尺寸◈✿ღ，同时定义了最大240mm×240mm的封装架构◈✿ღ，但两支团队已在向更高目标推进◈✿ღ。技术路线图显示◈✿ღ，目标是在近期实现12倍掩膜版尺寸以上的封装◈✿ღ，并通过持续缩小间距◈✿ღ、集成有源桥接与共封装光学（CPO）技术◈✿ღ，最终向接近50倍掩膜版尺寸的面板级系统演进凯发国际,凯发k8国际◈✿ღ。封装技术的研究也将同步推进◈✿ღ，让制造能力匹配架构设计的目标◈✿ღ。

　　这些技术进展为客户提供了清晰的演进路径◈✿ღ，使其可通过更高的计算密度◈✿ღ、全新互连技术与下一代部署模式实现未来AI系统的规模化升级◈✿ღ。

　　该公司在声明中表示◈✿ღ，为应对“人工智能时代对存储芯片不断增长的需求”◈✿ღ，其正在韩国龙仁（Yongin）和清州（Cheongju）建设新的芯片工厂凯发国际,凯发k8国际◈✿ღ。

　　市场研究公司Omdia预测◈✿ღ，从去年到2030年◈✿ღ，DRAM和NAND 的需求都将保持19%的复合年增长率 (CAGR)◈✿ღ。该公司认为◈✿ღ，这种增长并非暂时的超级周期◈✿ღ，而是一次结构性转型◈✿ღ，存储器将超越其作为简单组件的角色◈✿ღ，成为决定人工智能性能的核心基础设施◈✿ღ。

　　SK海力士指出◈✿ღ，在AI时代◈✿ღ，仅凭技术竞争力已不足以保持优势◈✿ღ；能否在客户所需时间点交付足量产品◈✿ღ，才是真正的竞争力◈✿ღ。此次投资决定是基于对市场需求进行充分评估后作出的◈✿ღ。

　　该公司表示◈✿ღ，龙仁Y2是公司在龙仁半导体集群内依次建设的四座晶圆厂中的第二座◈✿ღ，总建筑面积约34.1万坪（约113万平方米）◈✿ღ，将作为DRAM生产基地投入运营◈✿ღ。项目计划明年7月开工◈✿ღ，2029年6月启用首个无尘室◈✿ღ，主要生产HBM等新一代DRAM产品◈✿ღ。目前◈✿ღ，Y1晶圆厂建设进展顺利◈✿ღ，预计明年2月启用首个无尘室◈✿ღ。

　　随着AI服务加速普及◈✿ღ，NAND闪存需求正以企业级固态硬盘（eSSD）为核心快速增长◈✿ღ。同时◈✿ღ，AI推理过程中的KV缓存需求进一步增加◈✿ღ，叠加代理式（Agentic）与物理（Physical）AI应用逐步落地◈✿ღ，NAND闪存的应用场景有望进一步拓展◈✿ღ。

　　SK海力士称◈✿ღ，公司之所以选择在清州建设新的NAND闪存生产基地◈✿ღ，是因为能够加快新晶圆厂的建设◈✿ღ。清州园区已建成M11◈✿ღ、M12◈✿ღ、M15 NAND闪存生产设施◈✿ღ，新建晶圆厂可与现有产线协同增效◈✿ღ；同时厂址◈✿ღ、电力及用水等基础设施也已基本就绪◈✿ღ。清州M17晶圆厂总建筑面积约20.6万坪（约68万平方米）◈✿ღ，计划明年2月开工◈✿ღ，2028年12月启用首个无尘室◈✿ღ。投资期将持续至2031年4月◈✿ღ，并将根据业务进度分阶段实施◈✿ღ。

　　马斯克旗下超级芯片工厂Terafab项目迎来新进展◈✿ღ。当地时间8月6日◈✿ღ，SpaceX官网宣布◈✿ღ，Terafab芯片工厂已在美国得州格莱姆斯县正式破土动工◈✿ღ，项目初期投资规模达168亿美元◈✿ღ，未来扩建阶段投资额可能进一步增加◈✿ღ。

　　据介绍◈✿ღ，Terafab最终目标是建设年产1太瓦（1000吉瓦）AI算力的芯片制造基地◈✿ღ。该工厂规划制造面积超过1亿平方英尺（约930万平方米）◈✿ღ，将在同一园区内完成先进逻辑芯片◈✿ღ、存储芯片的制造◈✿ღ、封装及测试◈✿ღ。

　　SpaceX表示◈✿ღ，Terafab生产的芯片将用于特斯拉Optimus人形机器人◈✿ღ、Cybercab无人驾驶出租车◈✿ღ，以及SpaceX太空数据中心等AI应用场景◈✿ღ。马斯克透露◈✿ღ，Terafab未来产出的AI计算能力中◈✿ღ，约25%将用于特斯拉Optimus机器人◈✿ღ，75%用于AI航天器◈✿ღ。

　　除逻辑芯片外◈✿ღ，Terafab也开始布局存储器制造◈✿ღ。特斯拉近期发布招聘信息◈✿ღ，正在招聘“存储器工艺整合工程师”◈✿ღ，负责DRAM存储单元结构的工艺整合◈✿ღ，包括电容器设计◈✿ღ、完整制造流程开发以及高量产准备（HVM）等工作◈✿ღ。

　　招聘信息显示◈✿ღ，Terafab未来将涉及先进DRAM节点以及MRAM◈✿ღ、RRAM◈✿ღ、3D DRAM等新型存储技术研发◈✿ღ，意味着该项目可能向三星电子◈✿ღ、SK海力士◈✿ღ、美光等传统存储厂商主导的市场发起挑战◈✿ღ。

　　Terafab此前由特斯拉与SpaceX共同推进◈✿ღ，并计划通过高度垂直整合模式◈✿ღ，将芯片设计◈✿ღ、晶圆制造◈✿ღ、先进封装和测试等环节集中在同一体系内◈✿ღ，以缩短AI芯片开发周期◈✿ღ。

　　目前◈✿ღ，Terafab尚处于建设初期金鹰网站◈✿ღ。SpaceX此前表示◈✿ღ，该项目最终投资规模可能达到1190亿美元◈✿ღ，并计划成为全球规模最大的芯片制造设施之一◈✿ღ。

　　【一周数据看点】上半年我国集成电路产量增长23.1%◈✿ღ；全球高端手机份额升至29%◈✿ღ；2026年半导体市场规模预计达1.655万亿美元……

　　【头条】国产光刻机,斩获头部客户批量订单◈✿ღ！营收净利双翻倍,寒武纪“重回报”回馈方案受关注◈✿ღ；北京模拟芯片公司冲刺IPO